量子计算机会出错——而且错得很多。一个典型的超导量子比特门的错误率为 0.1–1%。运行一个包含 1000 个门的电路，你几乎必然会得到错误的答案。这并不是当前硬件的漏洞；而是一个根本性的挑战。量子纠错（QEC）就是解决方案——理解它是理解量子计算走向何方的关键。
为什么量子错误与众不同
经典计算机也会出错，但这些错误很容易处理：把比特复制三份，然后进行多数表决。如果其中一份翻转了，另外两份会以多数将其否决。
量子比特无法被复制——不可克隆定理（no-cloning theorem）禁止了这一点。你无法通过测量量子比特来检查错误，因为那样会使其叠加态坍缩。而且量子错误不仅仅是比特翻转：还有相位错误（phase errors）（|0⟩ 与 |1⟩ 之间的相对相位发生偏移），以及两者的组合。
量子错误的三种类型
每一个量子错误都可以分解为三个泡利算符（Pauli operators）的组合：
- X 错误（比特翻转）： |0⟩ → |1⟩ 且 |1⟩ → |0⟩。类似于经典的比特翻转。
- Z 错误（相位翻转）： |0⟩ → |0⟩，|1⟩ → −|1⟩。没有经典对应物——影响的是相位。
- Y 错误： 同时发生的 X 和 Z 组合错误。
一个量子比特上的任何错误都可以表示为 X、Y、Z（以及恒等算符）的线性组合。这意味着如果我们能够独立地纠正 X 和 Z 错误，我们就能纠正任何错误——这是 QEC 的一个关键洞见。
核心思想：不复制的冗余
QEC 将一个**逻辑量子比特（logical qubit）编码到许多物理量子比特（physical qubits）**之上。这一思路类似于经典的重复码，但为量子力学做了适配。
最简单的例子是三量子比特比特翻转码（3-qubit bit-flip code）：将 |0⟩ 编码为 |000⟩，将 |1⟩ 编码为 |111⟩。如果一个量子比特翻转了，你可以通过测量量子比特对之间的奇偶性（parity）（而不测量它们的实际值）来检测并纠正它：
Logical |0⟩ = |000⟩
Logical |1⟩ = |111⟩
If qubit 1 flips: |100⟩ or |011⟩
Parity check: measure (q0 ⊕ q1) and (q1 ⊕ q2)
→ 10 → qubit 0 flipped → apply X to correct
奇偶性测量使用辅助量子比特（ancilla qubits）——它们是吸收错误信息而不干扰数据量子比特的辅助比特。这就是奇妙之处：你可以在不使编码态坍缩的情况下检测错误。
表面码：当今领先的方法
**表面码（surface code）**是最有希望用于近期硬件的 QEC 码。它将一个逻辑量子比特编码在如下排列的二维物理量子比特网格中：
● — ● — ● — ●
| | | |
● — ● — ● — ●
| | | |
● — ● — ● — ●
| | | |
● — ● — ● — ●
数据量子比特（●）承载量子信息。它们之间的辅助量子比特持续测量奇偶性。一个 7×7 的网格（49 个物理量子比特）可以将 1 个逻辑量子比特编码为错误率约为 ~p² 的状态——如果物理门错误率为 1%，逻辑错误率会降到 ~0.01%。
表面码的阈值约为 ~1%：如果硬件门错误低于此值，增加更多物理量子比特就能让逻辑错误率任意地小。IBM 最好的系统正在接近这一阈值。
你需要多少个物理量子比特？
要无误差地运行 Shor 算法以破解 RSA-2048，估算表明：
- 约 2000 万个物理量子比特
- 每个逻辑量子比特需要约 1000–10,000 个物理量子比特
- 门错误率必须低于 0.1%
当前硬件：约 1000 个量子比特，约 0.1–1% 的门错误。差距是真实存在的——我们距离能够破解 RSA 的容错量子计算机大约还有 10–15 年。
对于化学或优化领域的近期量子优势而言，要求要低得多：约 100 个逻辑量子比特或许就足以处理经典方法难以企及的分子。
这对当今的 NISQ 设备意味着什么
当前的 NISQ 设备没有 QEC。每个门都会增加噪声。相反，采用的方法是：
- 保持电路浅层化——更少的门 = 更少的累积噪声
- 使用错误缓解（error mitigation）（而非纠错）——诸如零噪声外推（Zero Noise Extrapolation，ZNE）之类的后处理技术，它们在不使用额外量子比特的情况下从统计上减小错误的影响
- 设计抗噪声算法——VQE、QAOA 以及其他变分方法被设计为对中等程度的噪声具有鲁棒性
HLQuantum 内置了可应用于任何电路的错误缓解：
result = hlq.run(
qc,
backend="qiskit",
device="ibm_sherbrooke",
error_mitigation="zne", # Zero Noise Extrapolation
shots=8192
)
ZNE 有意在多个层级上放大噪声，然后外推回零噪声极限。它不是 QEC——而是一种统计技巧——但对于短电路它的效果出奇地好。
值得关注的近期里程碑
规模化的纠错演示——IBM、Google 和 Microsoft 正在竞相演示表面码逻辑量子比特优于物理量子比特（错误率低于阈值）。Google 在 2024 年底声称实现了低于阈值的演示。
魔法态蒸馏（Magic state distillation）——非 Clifford 门（如 T 门）在容错架构中需要特殊的蒸馏协议。这在量子比特开销上目前极其昂贵。
逻辑门速度——表面码中的逻辑门比物理门慢得多。加快它们的速度是 2026–2030 年一项关键的硬件挑战。